5月7日消息，PCI-SIG发布了PCIe 8.0规范0.5版草案，标志着这一互联标准进入关键里程碑。
草案确认新标准传输速率将达到256GT/s，通过x16配置可实现双向1TB/s的带宽吞吐，较PCIe 7.0的128GT/s再次翻倍。
0.5版是PCIe 8.0的首个完整草案，锁定了核心架构目标：采用PAM4信号调制配合前向纠错（FEC）和Flit Mode编码，并包含多项带宽优化协议增强。
最重要的点是，该规范已经足够成熟，AMD、NVIDIA、Intel等硬件厂商及PHY供应商可以启动原型设计和开发工作，但需为后续可能的参数调整预留空间。
PCI-SIG在公告中透露正在评估全新连接器技术，当前铜基物理层在PCIe 5.0和6.0阶段已面临损耗预算、串扰和反射等挑战，而PCIe 8.0的256 GT/s速率，正在逼近铜基互联的物理极限。
在如此高速下，传统边缘连接器和主板走线若不付出过高的功耗代价（用于信号均衡）或延迟代价（用于纠错），已难以保证可接受的信号完整性。
PCI-SIG可能需要重新设计PCIe插槽的材质和公差，或进一步缩短电气路径并增加每链路的中继器数量，但向后兼容性要求意味着连接器层面不会出现颠覆性变化。
PCIe 8.0规范预计将于2028年完成最终定稿，从PCIe 4.0到8.0，传输速率在四代之间从16 GT/s跃升至256 GT/s，翻了整整16倍。
